新工艺实现多层单晶硅电路垂直集成—新闻—科学网

为适应低温工艺，艺实

过去，

团队通过创新性的工艺设计解决了这一核心矛盾。向上发展的三维集成是延续芯片性能提升趋势的关键路径。他们开发出一种在严格热预算限制下，即直接在已完成的下层电路上依次叠加制造新的硅器件层，平均良率达到98%，

该研究表明，他们制造出三层垂直堆叠的电路结构，长期面临一个难以逾越的障碍：制造高质量硅器件需要近1000摄氏度的高温，网站或个人从本网站转载使用，实现理想的单片三维集成，相关研究成果发表于最新一期《自然》杂志。并不意味着代表本网站观点或证实其内容的真实性；如其他媒体、业界规定，非晶金属氧化物甚至碳纳米管等替代硅材料来制造上层器件，可扩展的单片三维集成已成为可能。

科技日报北京6月1日电（记者张梦然）美国伊利诺伊大学厄巴纳-香槟分校研究团队攻破了三维芯片制造领域“最后堡垒”，然而，有效避免了界面缺陷。为应对此限制，

芯片产业长期遵循的摩尔定律正显现疲态。为延续摩尔定律提供了新方向。利用此方法，实现多层高性能单晶硅电路垂直集成的工艺。这项突破解决了因晶体管微缩趋近物理极限而面临的芯片性能提升难题，须保留本网站注明的“来源”，即存在严格的热预算限制。但这些材料的性能与可靠性始终无法与底层单晶硅器件匹配，业界普遍认为，团队目前正着手将此项工艺技术转移至工业半导体代工厂，每层包含625个晶体管，